LCSC Electronics logoLCSC Electronics svg logo
Zaloguj
USD
Koszyk
TI HPA00126DGGR product image
Zdjęcia poglądowe

TI HPA00126DGGR

Producent
TI
Nr części prod.
HPA00126DGGR
Nr LCSC
C1848664
Opak.
TSSOP-48-6.1mm
Numer Klienta
Klucz. cechy
TSSOP-48-6.1mm Clock Generators, PLLs, Frequency Synthesizers
Brak w magazynie
Powiadom mnie
Minimum: 1Wielokrotność: 1Jednostka sprzedaży: Piece
Dodaj do Listy BOM
Szt.Cena jedn.(Tylko do wglądu)Suma całkowita
1+$ 3.8469$ 3.85
10+$ 3.2901$ 32.90
30+$ 2.9585$ 88.76
100+$ 2.6237$ 262.37
500+$ 2.4695$ 1234.75
1,000+$ 2.4001$ 2400.10
Standardowa Obudowa2000/Full Reel
Lepsza cena za większą ilość?
$

Specyfikacje Produktu

Wszystko
TypOpis
KategoriaIntegrated Circuits (ICs)/Clock/Timing/Clock Generators, PLLs, Frequency Synthesizers
ProducentTI
Opak.TSSOP-48-6.1mm
Operating Temperature-
Voltage - Supply-
Output Frequency(Max)-
Number of Outputs-
Pomoc i opiniePokaż podobne produkty (0) >

Opis

Tłumaczenie AI

Spread-Spectrum Clock Compatible

Funkcje

Tłumaczenie AI
  • Operating Frequency: 60 MHz to 220 MHz
  • Low Jitter (Cycle-Cycle): ±35 ps
  • Low Static Phase Offset: ±50 ps
  • Low Jitter (Period): ±30 ps
  • 1-to-10 Differential Clock Distribution (SSTL2)
  • Best in Class for VOX = VDD/2±0.1 V
  • Operates From Dual 2.6-V or 2.5-V Supplies
  • Available in a 40-Pin MLF Package, 48-Pin TSSOP Package, 56-Ball BGA Package
  • Consumes <100 μA Quiescent Current
  • External Feedback Pins (FBIN, FBIN) Are Used to Synchronize the Outputs to the Input Clocks
  • Meets/Exceeds JEDEC Standard (JESD82-1) For DDRI-200/266/333 Specification
  • Meets/Exceeds Proposed DDRI-400 Specification (JESD82-1A)
  • Enters Low-Power Mode When No CLK Input Signal Is Applied or PWRDWN Is Low

Zastosowania

Tłumaczenie AI
  • DDR Memory Modules (DDR400/333/266/200) Zero-Delay Fan-Out Buffer