PCB-Herstellung: Der vollständige Prozessleitfaden

Takeaway

• Eine Leiterplatte (PCB) besteht aus isolierendem Trägermaterial (meist FR4) mit aufgebrachten Kupferbahnen (17,5–70 µm Dicke) für die elektrische Verbindung aller Bauteile.
• Der Herstellungsprozess umfasst 10–20+ Schritte: von der Gerber-Datei über Laminieren, Bohren, Galvanisieren und Ätzen bis zur Oberflächenveredelung und elektrischen Prüfung.
• Plattentypen: Einseitig, Doppelseitig, Multilayer (4–40 Lagen), HDI (Mikrovias ≤150 µm), Flexibel / Starrflex und Metallkern / HF-Spezialmaterialien.
• Oberflächenveredelung: HASL (kostengünstig), ENIG (Goldschicht 0,05–0,1 µm, ideal für Fine-Pitch), OSP (RoHS-konform, kurze Lagerdauer).
• Qualitätsnorm IPC-Klasse 3 ist Pflicht für Medizintechnik, Luft- und Raumfahrt sowie sicherheitskritische Automobilanwendungen.
• DFM-Prüfung vor Fertigungsstart vermeidet Nacharbeit: die häufigsten Fehlerquellen sind zu geringe Lötstopplack-Abstände, unklare Bohrspezifikationen und fehlende Impedanzangaben.
• PCBA (Bestückung) folgt auf die nackte Platine: SMT-Linie mit Schablonendruck → Bestückungsautomat → Reflow-Ofen (SAC305, 235–245 °C) → AOI → Röntgeninspektion (bei BGA).

Was ist eine Leiterplatte?

Eine Leiterplatte besteht aus einem elektrisch isolierenden Trägermaterial — meist glasfaserverstärktes Epoxidharz (FR4, Glastemperatur Tg ≥ 130 °C für Standard, ≥170 °C für High-Tg), bei flexiblen Ausführungen Polyimid-Folie, bei Leistungsanwendungen Aluminium- oder Kupferkernmaterial, bei HF-Anwendungen Spezialmaterialien wie Rogers 4350B oder PTFE — auf das Kupferbahnen aufgebracht werden. Diese Leiterbahnen mit typischen Kupferdicken von 17,5 µm (0,5 oz), 35 µm (1 oz) oder 70 µm (2 oz) übernehmen die elektrische Verbindung zwischen allen Bauteilen, während das Trägermaterial für mechanische Stabilität sorgt.

Je nach Anzahl der Kupferschichten unterscheidet man einseitige, doppelseitige und mehrlagige (Multilayer-)Leiterplatten — Letztere ermöglichen deutlich komplexere Schaltungen auf kleinerem Raum, weil zusätzliche interne Signallagen, Masse- und Versorgungsebenen integriert werden können. Wird die unbestückte Leiterplatte anschließend bestückt und verlötet, entsteht eine PCBA.

Der PCB-Herstellungsprozess: 10 Schritte von der Datei zur Platine

Der Weg vom Schaltplan zur fertigen Leiterplatte umfasst je nach Komplexität zwischen 10 und über 20 Einzelschritte. Nachfolgend werden die zehn Kernstufen erklärt, die jede mehrlagige Standardplatine durchläuft.

Schritt 1: Design und Datenaufbereitung

Der Schaltplan wird in einem CAD-Tool (Altium Designer, Eagle, KiCad, Zuken CR-8000) erstellt und als Gerber-Datei (Extended Gerber / RS274X) exportiert — dem branchenüblichen Standardformat für die Übergabe aller Layoutdaten an den Fertiger. Zum Datenpaket gehören neben den Gerber-Lagen die Bohrdatei (Excellon 2), der Netzlisten-Report für den elektrischen Test und — bei impedanzkontrollierten Designs — die Impedanzspezifikation. Eine DFM-Prüfung (Design for Manufacturing) durch den Fertiger deckt Probleme wie unterschrittene Leiterbahnbreiten, zu geringe Lötstopplack-Abstände oder fehlende Bohrtoleranzen auf, bevor die Fertigung beginnt.

Schritt 2: Innenlagen-Bearbeitung

Bei Multilayer-Platinen wird zunächst das Schaltbild jeder Innenlage per Fotolack und UV-Belichtung auf kupferkaschiertes Basismaterial übertragen. Das Bildaufzeichnungsverfahren erreicht Genauigkeiten von ±10 µm. Anschließend wird nicht benötigtes Kupfer in einer alkalischen Ätzlösung entfernt, der Fotolack gestrippt und jede Innenlage einer automatischen optischen Inspektion (AOI) unterzogen, um Leiterbahnfehler zu erkennen, bevor die Lagen zusammengefügt werden.

Schritt 3: Laminieren

Die einzelnen Innenlagen werden zusammen mit Prepreg-Lagen (harzgetränktes Glasfasergewebe, das den Verbund herstellt) und äußeren Kupferfolien in einer hydraulischen Presse unter typischerweise 15–25 bar und 170–190 °C zu einem festen Schichtstapel verpresst. Die Pressparameter — Druck, Temperatur und Haltezeit — bestimmen die endgültige Dielektrizitätszahl (Dk) und die Schichtdickentoleranz (±10 % für Standardmaterialien).

Schritt 4: Bohren

CNC-Bohrmaschinen mit Hartmetallbohrern erzeugen die Durchkontaktierungsbohrungen (PTH-Vias) mit minimalen Bohrungsdurchmessern von 0,15 mm in der Serienproduktion. Bei HDI-Strukturen übernehmen CO₂- oder UV-Laser das Bohren der Mikrovias (≤150 µm Durchmesser). Vor dem Bohren lokalisiert ein Röntgensystem die Referenzpunkte im Mehrschichtstapel, um die Lagenregistrierung auf ±25 µm sicherzustellen.

Schritt 5: Durchkontaktierung und Galvanisierung

Die Bohrlochwandungen werden zunächst in einem stromlosen (chemischen) Kupferbad mit einer dünnen leitfähigen Schicht (0,5–1,0 µm) benetzt. Anschließend verstärkt eine elektrolytische Galvanisierung die Kupferschicht auf die geforderte Wandstärke von mindestens 20 µm (IPC-Klasse 2) bzw. 25 µm (IPC-Klasse 3). Dieser Schritt stellt die elektrisch zuverlässige Verbindung zwischen allen Kupferlagen her.

Schritt 6: Außenlagen-Strukturierung und Ätzen

Analog zu den Innenlagen wird das finale Leiterbild auf die Außenseiten übertragen: Fotolack auftragen, belichten, entwickeln. Anschließend wird nicht benötigtes Kupfer gerätzt. Da die Durchkontaktierungen zu diesem Zeitpunkt bereits galvanisiert sind, muss ein selektiver Resist die Viabereiche während des Ätzens schützen. Das Ergebnis ist das vollständige Leiterbild auf beiden Außlenseiten.

Schritt 7: Lötstopplack (Soldermask)

Eine grüne (oder farbige) Schutzschicht aus flüssigem Fotolack wird flächig aufgetragen — per Siebdruck, Spruh- oder Vorhanggiessprozess. Nach Belichtung und Entwicklung bleiben nur die Lötpads frei; alle übrigen Kupferflächen sind abgedeckt. Die Mindestabstände zwischen Soldermask-Öffnung und Kupferpad betragen typischerweise 50 µm; Unterschreitungen zählen zu den häufigsten DFM-Fehlern.

Schritt 8: Oberflächenveredelung

Freiliegende Kupferpads erhalten eine lötbare Schutzschicht. Die Wahl der Veredelung hat direkten Einfluss auf Lötbarkeit, Lagerdauer und Kosten:

Schritt 9: Bedrucken und Vereinzeln

Bauteilbeschriftungen, Referenzdesignatoren und Warnhinweise werden im Siebdruck- oder Inkjet-Verfahren als Silkscreen aufgebracht. Danach trennt ein CNC-Fräser, ein Laser oder ein V-Ritz-Verfahren (V-Scoring) die einzelnen Platinen aus dem Fertigungspanel. Die Wahl des Vereinzelungsverfahrens beeinflusst die Kantenqualität, den minimalen Abstand zwischen Platinen auf dem Panel und die zulässige Plattengeometrie.

Schritt 10: Elektrische Prüfung und Endkontrolle

Jede Leiterplatte wird elektrisch gegen die ursprüngliche Netzliste geprüft. Flying-Probe-Systeme arbeiten ohne Adapter und eignen sich für Prototypen und Kleinserien (100–1.000 Platinen); Bed-of-Nails-Prüfadapter sind wirtschaftlich erst ab größeren Stückzahlen (>1.000). Eine abschließende optische Endkontrolle nach IPC-A-600 bewertet Leiterbahnqualität, Bohrlochzustände und Oberflächenbeschaffenheit.

Qualitätskontrolle und Zertifizierungen

IPC-Normklassen: Klasse 1, 2 und 3

Die IPC-A-600 und IPC-6012 definieren drei Zuverlässigkeitsklassen für Leiterplatten. Klasse 1 gilt für allgemeine Unterhaltungselektronik, bei der kosmetische Defekte akzeptabel sind. Klasse 2 ist der Standard für industrielle Elektronik und Konsumgüter, bei denen erhöhte Zuverlässigkeit gefordert wird;Klasse 3 ist Pflicht für Anwendungen, bei denen Ausfallsicherheit über allem steht: Luft- und Raumfahrt, Medizintechnik, militärische Systeme und sicherheitskritische Automobilanwendungen; Klasse 3 schreibt u. a. dickere Kupferbohrlochwandungen (25 µm statt 20 µm), strengere Akzeptanzkriterien für Risse und Innenschichtabtrennungen sowie vollständige Prüfdokumentation vor.

Prüfverfahren im Überblick

• AOI (Automatische Optische Inspektion): Erkennt Leiterbahnfehler, fehlende Pads, Kurzschlüsse und Bestückungsfehler nach jedem kritischen Fertigungsschritt.
• 3D-Röntgeninspektion (AXI): Einzige Methode zur verlässlichen Erkennung verdeckter Lötfehler bei BGA- und QFN-Bauteilen; Void-Analyse nach IPC-7095 (max. 25 % Void pro Ball, Klasse 2).
• Elektrischer Netzwerktest (Flying Probe / Bed-of-Nails): Prüft jede Leiterplatte gegen die Netzliste auf Kurzschlüsse und Unterbrechungen. Flying Probe ab 1 Stück sinnvoll; Bed-of-Nails ab ca. 1.000 Stück wirtschaftlich.
• Mikroabschnitt-Analyse: Destruktives Prüfverfahren zur Verifikation von Kupferschichtdicken, Via-Füllgrad und intermetallischer Phasenbildung bei Validierungs- und Qualifizierungsmustern.

Weitere Zertifizierungsanforderungen

• UL-Anerkennung: Brandsicherheitsnachweis für den nordamerikanischen Markt; PCB-Basismaterial muss UL-94-V0-klassifiziert sein.
• RoHS-Konformität (EU-Richtlinie 2011/65/EU): Beschränkung gefährlicher Stoffe; Blei-freie Verarbeitung (SAC305) ist de facto Standard.
• REACH-Verordnung (EG Nr. 1907/2006): Registrierung, Bewertung und Zulassung chemischer Stoffe für den EU-Markt.
• IATF 16949: Qualitätsmanagement für Automobilzulieferer; PPAPs und Rückverfolgbarkeit sind Pflicht.
• ISO 13485: Qualitätsmanagement für Medizinprodukte; verpflichtend für PCB- und PCBA-Lieferanten im Medizinbereich.

Anwendungsgebiete nach Industrie

Konsumgüter und Unterhaltungselektronik

Smartphones, Tablets und Wearables nutzen Any-Layer-HDI-Platinen mit gestapelten Mikrovias für die dichte Verdrahtung moderner SoC-Prozessoren mit 0,35 mm-Pitch. Smartwatches erreichen sub-1 mm Platinendicken durch 01005-Passivbauteile auf 2+N+2-HDI-Aufbau.

Industrieautomation und Steuerungstechnik

DIN-Schienen-Netzteile, SPS-Baugruppen und Feldbus-Interfacekarten verwenden Multilayer-Platinen aus High-Tg-FR4 (Tg ≥170 °C) mit konformer Beschichtung und IPC-Klasse 2-Zertifizierung. Haltezeit bei Netzausfall (typisch 20 ms bei Volllast) ist eine kritische Produktionsanforderung.

Medizintechnik

Implantierbarer Herzschrittmacher, Cochlea-Implantate und Patientenmonitore verwenden Starrflex-Platinen aus biokompatiblen Materialien mit IPC-Klasse 3-Zertifizierung, ISO 13485-qualifizierten Fertigern und 100 %iger Röntgeninspektion aller BGA-Lötstellen.

Automobil und ADAS

ADAS-Radar-, Kamera- und LiDAR-Steuergeräte verwenden automotive-qualifizierte HDI-Platinen (AEC-Q200-Komponenten, Temperaturwechseltest −40 °C bis +125 °C nach IPC-TM-650). IATF 16949 ist Pflicht für alle Lieferanten in der Automobilfertigung.

5G-Telekommunikation und HF-Technik

Sub-6-GHz- und mmWave-Module für 5G-Basisstationen benötigen impedanzkontrollierte Platinen aus Rogers 4350B oder Megtron 6 mit ±5 Ω Toleranz und Leiterbahnbreiten bis 2 mil. Platziergenauigkeiten unter 15 µm sind für Phased-Array-Module erforderlich.

Erneuerbare Energien und Leistungselektronik

Bidirektionale DC/DC-Wandler in Solarwechselrichtern und Batteriespeichersystemen verwenden 2-oz-Kupfer-Multilayer-Platinen mit Metallkern-Endstufen (MCPCB) für MOSFET-Verlustwärmeabfuhr. SiC- und GaN-Leistungsbauelemente erfordern Via-Arrays unter den Thermal Pads.

Worauf sollten Sie bei der Wahl eines PCB-Herstellers achten?

1. Fertigungstiefe

Bietet der Anbieter reine Leiterplattenfertigung (bare board), integrierte Bestückung (PCBA) oder einen vollständigen Turnkey-Service inkl. Bauteilbeschaffung? Ein Turnkey-Partner reduziert Schnittstellenrisiken, erhöht aber Abhängigkeit. Für komplexe Baugruppen mit langen Bauteil-Lieferzeiten kann getrennte Beschaffung vorteilhafter sein.

2. Technologieumfang

Unterstützt der Fertiger die benötigten Spezialitäten — HDI, Starrflex, HF-Materialien, Metallkern, impedanzkontrollierte Verdrahtung — und kann er Referenzprojekte nachweisen? Fehlende Technologiereife führt zu langen Anlaufzeiten oder mangelhafter Prozessstabilität.

3. Prototyping- und Kleinserienfähigkeit

Flexible Losgrößen ohne hohe Mindestbestellmengen sind gerade in der Entwicklungsphase entscheidend. Lieferzeiten von 5–10 Werktagen für Prototypen-HDI sind bei führenden asiatischen Fertigern heute Standard; europäische Anbieter sind bei ITAR-Designs und Qualitätsanforderungen der Tier-1-Automotive oder Medizintechnik oft gesetzt.

4. Zertifizierungen

Die Zertifizierungen des Fertigers müssen zum Einsatzzweck passen: IPC-A-600/6012 Klasse 3 für Luft- und Raumfahrt sowie Medizintechnik; IATF 16949 für Automotive; ISO 13485 für Medizinprodukte; UL-Anerkennung für den nordamerikanischen Markt. Fehlende Nachweise können später zu Nachaudits, Designfreigabeverzögerungen oder Liefersperren führen.

5. Lieferzeiten, DFM-Feedback und Transparenz

Klare Kommunikation zu Machbarkeitsprüfungen (DFM-Feedback innerhalb von 24–48 h), Terminplanung und internationalem Versand ist ein Zeichen prozessreifer Fertiger. Anbieter, die DFM-Fehler erst nach Fertigungsstart melden, verursachen in der Praxis die teuersten Verzögerungen.

FAQ

Was ist der Unterschied zwischen Leiterplattenherstellung und Leiterplattenbestückung?

Die Leiterplattenherstellung (PCB-Fertigung) umfasst alle Schritte zur Erzeugung der unbestückten Platine: Laminieren der Lagen, Bohren der Durchkontaktierungen, Galvanisieren, Ätzen des Leiterbilds, Aufbringen von Lötstopplack und Oberflächenveredelung. Das Ergebnis ist eine Bare-Board ohne jegliche Bauteile. Die Bestückung (PCBA) folgt danach: Lotpaste wird im Schablonendruck aufgebracht, Bauteile werden automatisch platziert und im Reflow-Ofen verlötet, danach erfolgen AOI und — bei BGA-Bauteilen — Röntgeninspektion sowie ein Funktionstest. Beide Prozesse können beim selben Anbieter (Turnkey) oder bei spezialisierten Einzelfertigern stattfinden.

Wie viele Lagen kann eine Leiterplatte haben?

Technisch sind Leiterplatten von einer einzigen Kupferlage bis zu über 100 Lagen möglich. Industriell verbreitet sind 4-, 6-, 8- und 10-lagige Designs für industrielle Steuerungen und Kommunikationstechnik; Smartphone-Anwendungsplatinen nutzen 8–12 Lagen im HDI-Aufbau. Serverplatinen und KI-Beschleunigerkarten erreichen 20–40 Lagen für komplexe HBM- und DDR5-Speicherinterfaces. Die Schichtzahl richtet sich nach Schaltungsdichte, Signal- und Leistungsintegrität, EMV-Anforderungen und den verfügbaren Flächen pro Signallage.

Was bedeutet HDI bei Leiterplatten?

HDI steht für High Density Interconnect und bezeichnet Leiterplatten mit besonders feinen Leiterbahnen (Mindestbreite 2 mil / 0,05 mm) und lasergebohrten Mikrovias mit einem Durchmesser von höchstens 150 µm und einem Aspektverhältnis ≤1:1 nach IPC-2226. Die Vias verbinden jeweils nur benachbarte Kupferlagen (Blind Vias); mehrere gestapelte oder versetzt angeordnete Mikrovias überbrücken tiefere Lagen. Via-in-Pad-Strukturen (VIPPO) ermöglichen die direkte Montage von BGAs mit 0,4 mm und kleinerem Pitch. HDI ist die technologische Voraussetzung für moderne Smartphones, Wearables, 5G-RF-Module und ADAS-Systeme.

Welche Oberflächenveredelung ist für mein Projekt geeignet?

HASL (LF-HASL bleifreie Variante) ist kostengünstig und robust, jedoch durch ungleichmäßige Schichtdicke weniger geeignet für Pitches unter 0,5 mm. ENIG (Nickel 3–6 µm + Gold 0,05–0,1 µm) bietet eine planare, oxidationsbeständige Oberfläche und ist der Standard für Fine-Pitch-BGA, QFN und Smartphone-Baugruppen. ENEPIG verhindert den sogenannten „Black-Pad“-Defekt (Korrosion der Nickelphosphidschicht) und wird für Hochzuverlässigkeitsanwendungen in Luft- und Raumfahrt sowie Medizintechnik bevorzugt. OSP ist sehr RoHS-konform, hat aber ein enges Verarbeitungsfenster — Platinen müssen nach der Beschichtung zügig bestückt werden. Die Entscheidung hängt von Pitch, Lagerzeit, Reflow-Durchläufen und Budget ab.

Warum ist eine DFM-Prüfung vor Fertigungsstart wichtig?

Eine frühzeitige Design-for-Manufacturing-Prüfung deckt Probleme auf, bevor Werkzeug- und Fertigungskosten entstehen. Zu den häufigsten DFM-Beanstandungen zählen: Lötstopplack-Abstände unter 50 µm, fehlende Impedanzspezifikationen für kontrollierte Leiterbahnen, unklare Bohrtoleranzen, Mindestleiterbahnbreiten, die unter der Prozessfähigkeit des Fertigers liegen, und unkorrekte Pannelisierungsvorgaben. Ein zusätzlicher DFM-Vorteil: viele Fertiger geben Rückmeldung innerhalb von 24–48 Stunden — das ist die kostengünstigste Phase, um Änderungen einzuführen. Jede Korrektur nach Fertigungsstart kann Verzögerungen von einer bis mehreren Wochen verursachen.

Fazit: Die wichtigsten Entscheidungen bei der PCB-Herstellung

Der PCB-Herstellungsprozess ist kein Standardvorgang — er ist die Summe aus Design-Entscheidungen, Materialauswahl, Prozessparametern und Qualitätssicherung, die alle in Wechselwirkung stehen. Wer früh weiß, welche Plattendicke, Kupferstärke, Oberflächenveredelung und IPC-Klasse sein Produkt benötigt, kann realistische Angebote einholen, DFM-Feedback sinnvoll nutzen und Lieferzeiten sicher planen.

Die wichtigsten Entscheidungsachsen: Lagenanzahl und Stack-up für die geforderte Signalintegrität; Oberflächenveredelung anhand von Pitch, Lagerzeit und Budget; IPC-Klasse nach Zuverlässigkeitsanforderung des Endprodukts; Lieferantenqualifikation mit den für den Markt relevanten Zertifizierungen. Wer diese vier Achsen frühzeitig klärt, vermeidet die teuersten Fehler der PCB-Beschaffung.

Find What You Need on LCSC

LCSC Electronics stocks millions of components for every stage of PCB design and assembly — from passive chip components in 0201 and 0402 packages for multilayer and HDI boards, to power management ICs, microcontrollers, connectors, crystals, and discrete semiconductors across industrial, automotive-grade (AEC-Q200), and high-reliability packages. Whether you are sourcing decoupling capacitors for a 6-layer industrial control board, ENIG-compatible fine-pitch ICs for a 0.4 mm BGA layout, or AEC-Q200 MLCCs for an ADAS sensor PCB, LCSC’s parametric search lets you filter by package, value, voltage rating, temperature grade, and compliance certification in seconds. Every listing includes the manufacturer datasheet, land pattern dimensions, and RoHS/REACH documentation. With real-time stock visibility, competitive pricing from prototype quantities to full production reels, and global shipping, LCSC is where PCB engineers go to build their BOM from first prototype to volume production. Start your search at lcsc.com.